2024.2Q 분기별 매출액 성장 2024.2Q 분기별 영업이익 성장 2024.2Q 분기별 수주잔고 성장 2024.2Q 8주에 80%이상 상승 2024.2Q 신저가대비 100%이상 상승 2024.2Q 50일신고가+신저가대비 70%이상 2024.2Q 2주에 15%이상 하락
인터포저 구현 방법
인터포저의 일반적인 접근법은 ① Die 와 Die 간 라우팅을 위해 고밀도 재배선층을 결합한 다음 , ② BGA기판 내에서 다소 완화된 수준의 라우팅을 수행한다. 2.5D실리콘 인터포저 , FO MCM 또는 EMIB (Embedded Multi die Interconnect Bridge) 등의 솔루션이 고밀도 재배선층을 활용하고 Flip chip 형태로 더 큰 BGA 기판에 장착된다. 이러한 개념은 2017 년 부터 상용화됐고, 실리콘 인터포저, 3D TSV, FO MCM, Intel EMIB 등으로 발전하고 있다.
모든 인터포저는 Die 와 Die 간 10,000개 이상의 연결을 가능하게 하는 미세 패턴 솔루션을 제공한다. 현재 GPU/CPU/ASIC 등과 메모리 , 송수신칩을 결합하는 패키지에 사용된다. 다만, 비싼 원가, 복잡한 조립 및 테스트 , 제한된 인터포저 공급능력 등이 극복 과제다.
인터포저 원가가 과제
원가 측면에서 본다면, TSV 공정을 포함한 수동 실리콘 인터포저 원가는 대략 ㎟ 당 5 센트로 파악된다. 이러한 원가 부담을 안고 복수 Die 전체 크기에 해당하는 대면적 실리콘 인터포저를 수용할 제품은 많지 않을 것이다 CoWoS (Chip on Wafer on (Chip on Substrate) 기술로 실리콘 인터포저 패키지 시장을 선도하고 있는 TSMC 도 저원가 대안 기술 CoWoS L) 로서 유기 재배선층 인터포저를 사용하는 방식을 선보였다 CoWo S L 은 부분적인 실리콘 인터포저를 유기 재배선층 인터포저에 통합하는 기술이다