NAND 공정에서는 한계에 부딪힌 적층 수에 대한 해결책을 찾는 것이 당면 과제다. 3D NAND 공정은 싱글 스택 방식에서 더블 스태킹 방식으로 진화하였다. 집적도 증대를 위해 적층 수가 증가함에 따라 한 번에 채널 홀 에칭(HARC 에칭)이 불가능해졌고, 더블 스태킹 즉, 1차 스태킹 1차 에칭 2차 스태킹 2차 에칭으로 공정을 두 번에 나누어 진행하게 되었다. 삼성전자는 176L, SK하이닉스는 96L부터 더블 스태킹 방식을 적용하고 있다. 그러나 더블 스태킹도 완전한 해결책은 아니다. 300~360L 이상부터는 더블 스태킹 방식도 한계에 부딪힐 것으로 예상된다.

이에따라 1) 트리플 스태킹, 2) Wafer Bonding 등의 방식이 연구소 레벨에서 고려되고 있는 것으로 파악된다. 트리플 스태킹은 스태킹과 에칭을 한 번 더 나누어 총 3차에 걸쳐 진행하는 방식을 의미한다. Wafer Bonding은 셀 영역과 Peri 영역을 별도의 Wafer에서 성장시켜 TSV 방식으로 두 Wafer를 Bonding 하는 방식이다.

양쪽모두 장비 업종에는 긍정적인 요소다. 트리플 스태킹은 공정 스텝 수를 증가시키기 때문에 하드마스크 증착과 제거를 담당하는 ACL PECVD, PR Strip 장비 수요가 가한다. 테스와 피에스케이가 관련되어 있다. 그러나 비용 효율의 측면에서 트리플 스태킹 방식 보다는 Wafer Bonding이 선택될 가능성이 높다.

Wafer Bonding 방식은 ‘20년 YMTC가 128L 3D NAND에서 Xstacking이라는 이름으로 처음 선보였고 당시에는 큰 주목을 받지 못했으나, 더블 스태킹이 한계에 부딪히는 300~360L 이상부터 선두 업체들도 적용할 가능성이 높다. Wafer Bonding은 데이터가 저장되는 셀 영역과 CMOS(Peri 영역)를 별도의 Wafer에서 성장시 키는 것이 핵심이다. 셀과 CMOS는 온도 특성 등 요구되는 공정 환경에 차이가 있기 때문에 각기 다른 Wafer에서 제조할 경우 공정 난이도가 하락하고, 적층 수 확대 에도 유리하다. 물론 Wafer 사용량의 증가와 Bonding 공정 추가로 비용 상승 요인이 존재하지만 트리플 스태킹보다는 비용 효율 측면에서 유리한 것으로 파악된다. Bonding의 방식은 TSV 방식이 유력하기 때문에 관련 밸류체인에 대한 관심이 필요할 것이다. 국내 업체 중에서는 TSV용 TC Bonder 수주 이력이 있고 Hybrid Bonder를 개발중인 한미반도체를 주목할만하다.